ブログ

Jun 06, 2023

効率的に最適化されたアンダーラップ長が GNR のアナログ/RF 性能パラメータに及ぼす影響の理解

Scientific Reports volume 13、記事番号: 13872 (2023) この記事を引用 101 アクセス メトリクスの詳細 この研究の目的は、グラフェンのアナログ/RF 性能特性を調べることです。

Scientific Reports volume 13、記事番号: 13872 (2023) この記事を引用

101 アクセス

メトリクスの詳細

この研究の目的は、アンダーラップ エンジニアリングと呼ばれる新しい技術を使用して、グラフェン ナノリボン (GNR) 電界効果トランジスタ (FET) のアナログ/RF 性能特性を調べることです。 この研究では、自己無撞着な原子論的シミュレーションと非平衡グリーン関数 (NEGF) 形式主義を採用しています。 最初に、デバイスごとの GNR-FET の最適なアンダーラップ長は、デジタル アプリケーションにとって重要なパラメーターであるオン電流 (ION) とオフ電流 (IOFF) の比を評価して決定されました。 その後、アナログ/RF 性能指標に対するアンダーラップ エンジニアリングの影響が分析され、固有利得、トランジスタ効率、デバイスのカットオフ周波数などのパラメータを考慮した包括的なトレードオフ分析が行われました。 この結果は、アンダーラップ機構を組み込んだデバイスが、ION/IOFF 比、相互コンダクタンス生成係数 (TGF)、出力抵抗 (r0)、固有利得 (gmr0)、利得周波数積 (GFP)、および利得の点で優れた性能を発揮することを示しています。転送周波数積 (GTFP)。 ただし、アンダーラップ効果のないデバイスは、最も高い相互コンダクタンス (gm) とカットオフ周波数 (fT) を示します。 最後に、最適化された GNR-FET デバイスと、アンダーラップ効果のない従来の GNR-FET デバイスを比較するために、線形性解析が実行されました。

ここ数十年で、よく知られているムーアの法則 1,2 によって、トランジスタのサイズがマイクロメートルからナノメートルへと顕著に縮小してきました。 しかし、高度な電子デバイスの需要が高まり続けるにつれて、シリコンベースのトランジスタのサイズ制限はますます困難になり、最終的にはさらなる小型化には物理的な限界が生じるでしょう。 この点における主な障害は、リーク電流、サブスレッショルドスイング (SS)、ドレイン誘起バリア低下 (DIBL)、および速度飽和などの短チャネル効果 (SCE) の発生であり、これらは、間の距離が減少した結果として発生します。ソースとドレイン3、4、5。 最近、研究者たちは、これらの限界を克服できる新しい材料を探索するために、広範な研究を積極的に推進しています。 その後、グラフェンは電子デバイスの分野で大きな注目を集める非常に重要な材料として浮上しました。 これは主に、その豊富な可用性と費用対効果の高い特性によるものであり、さまざまな電子アプリケーションにとって非常に魅力的なオプションとなっています6。

グラフェンは炭素原子の単層で構成されており、将来の半導体デバイス、特に高周波用途において非常に有望な材料として位置づけられています。 これは主に、優れた熱伝導率、高い飽和速度、柔軟性、優れた機械的強度、優れたキャリア移動度などの顕著な特性によるものです7、8、9、10、11。 さらに、グラフェンの卓越した移動特性により、グラフェンはフレキシブルな無線周波数 (RF) デバイス用途の優れた候補となります 12、13。 その有利な特性に加えて、比較的短いチャネルでは、グラフェンにバンドギャップがないため、電流オン/オフ比 (ION/IOFF) が低下します。 したがって、グラフェンをデバイスとして使用するにはグラフェン ナノリボン (GNR) を作成する必要があり、グラフェンをベースにしたデバイスはグラフェン ナノリボン (GNR) 電界効果トランジスタ (FET) として知られています 14,15。

GNR ベースの FET の電気的性能を向上させるために、さまざまなアプローチが検討されてきました。 これらの方法には、さまざまなゲート酸化物誘電体材料の利用、チャネルドーピング、寸法スケーリング、特定の仕事関数を持つゲート材料の選択、チャネルへの空孔欠陥の導入が含まれます16、17、18、19、20、21、22、23、24、25。 。 ただし、特にチャネル長エンジニアリングの分野では、まだ研究の余地が大きくあります。 以前の研究では、ゲートアンダーラップ構造を実装すると、リーク電流、サブスレッショルドスイング（SS）、および電流オン/オフ比を改善できることが実証されています26。 アンダーラップ アーキテクチャの導入は、デバイスの実効チャネル長を調整することにより、ショート チャネル効果 (SCE) を軽減するのに役立ちます27。 また、フリンジング容量 28 とゲート誘起ドレインリーク (GIDL) 29 も軽減され、その結果、スイッチング電力が削減され、ロジック アプリケーションへの適合性が向上します。 しかし、ゲートとソースまたはドレイン間のアンダーラップによりチャネル抵抗が増加し、オン電流が減少し、デバイスの性能に悪影響を及ぼします。 この問題に対処するには、アンダーラップをドレイン側に適用する非対称アンダーラップ構造が好ましい30。 これらの進歩にもかかわらず、FET のアナログ/RF 性能を向上させる既存の方法は依然として不十分です。 その結果、最近の研究は、GNR-FET のアナログ/RF 性能の改善に焦点を当てています。 これにより、アンダーラップ構造を備えた GNR-FET のアナログおよび RF 性能特性のさらなる研究が促進されます。 特に、非対称アンダーラップ機構を採用したGNR-FETのアナログ/RF性能挙動を調査する先行研究が不足しています。