ブログ

Jul 30, 2023

2D強誘電体メモリトランジスタの実証

東工大の研究者らは、2D材料を使用して横型強誘電体メモリトランジスタを作製した。 彼らは、「高いキャリア移動度、調整可能なバンドギャップ、そして強力なことで有名なα-In2Se3」を選択しました。

東工大の研究者らは、2D材料を使用して横型強誘電体メモリトランジスタを作製した。

同大学によれば、彼らは「原子レベルでの高いキャリア移動度、調整可能なバンドギャップ、強力な強誘電特性で知られ、高速メモリ用途に最適な」α-In2Se3を選択したという。

ボトムコンタクト トランジスタは、材料をボトムアップから成長させるのではなく、α-In2Se3 のフレーク (厚さ約 29nm) をコンタクト上に滴下することによって作られています。

「2D材料剥離によってボトムコンタクト強誘電体電界効果トランジスタを製造する場合、全体の歩留まりを向上させるには電極幅を広くすることが好ましい」と東工大は述べた。 「しかし、広い電極幅を同時に採用すると、主に電極幅とチャネル長の比率が大きくなるため、ナノギャップ電極でナノスケールのチャネル長を達成することは困難になります。」

その答えは、二端子ナノギャップ構造のボトムコンタクトを備えたメモリデバイスでした（図を参照) α-In2Se3 で可能な面内偏光反転を使用します。

東京氏によると、フリッピングは「比較的狭い」チャネル（プラチナのソース電極とドレイン電極の内側の端の間の距離）100nmのチャネルを介してドレイン電圧を印加することで開始されるという。 ゲートは高濃度に n ドープされたシリコン基板であり、薄い酸化物層で絶縁されています。

同大学によると、この横方向構造は理論上、従来の半導体デバイス製造と互換性があるという。

概念実証用のメモリは、103 のオンオフ比、17 時間のデータ保持、および 1,200 サイクルの耐久性で抵抗率を切り替えます。

ゲートの±5Vは強誘電体を分極するには十分で、ゲートの±20V掃引とドレインの+10Vにより、0Vg状態間の差が10μA弱のドレイン電流フローヒステリシスループが得られました。

「私たちは、この設計がデータの保存とアクセスの道を切り開き、人工知能、エッジコンピューティング、モノのインターネットデバイスなどのさまざまなアプリケーションに刺激的な機会をもたらすと信じています」とチームリーダーの間島裕教授は述べた。

研究の詳細は、『Advanced Science』誌に掲載された「ボトムコンタクト 100 nm チャネル長 α-In2Se3 面内強誘電体メモリ」に記載されています。 この論文は明確に書かれており、料金を支払わなくても読むことができます。