未来のトランジスタ

ブログ

ホームページホームページ / ブログ / 未来のトランジスタ

Jul 31, 2023

未来のトランジスタ

Nature volume 620、pages 501–515 (2023)この記事を引用 9499 アクセス 33 Altmetric Metrics の詳細 相補型トランジスタの中核要素である金属酸化物半導体電界効果トランジスタ (MOSFET)

Nature volume 620、pages 501–515 (2023)この記事を引用

9499 アクセス

33 オルトメトリック

メトリクスの詳細

金属酸化膜半導体電界効果トランジスタ (MOSFET) は、相補型金属酸化膜半導体 (CMOS) 技術の中核要素であり、産業革命以来最も重要な発明の 1 つです。 集積回路製品の高速化、エネルギー効率、集積密度の要件により、過去 60 年間で MOSFET の物理ゲート長は 20 ナノメートル未満にまで縮小されました。 しかし、消費電力を低く抑えながらトランジスタを小型化することは、最先端のフィン型電界効果トランジスタであっても、ますます困難になっています。 ここでは、既存および将来の CMOS テクノロジーの包括的な評価を示し、FET のスケーリングのために確立された階層フレームワークに基づいて、ゲート長が 10 ナノメートル未満の FET 設計の課題と機会について議論します。 私たちは、これまでのスケーリングの取り組みから得られた知識と、トランジスタを将来のロジック集積回路製品に関連させるために必要な研究の取り組みに基づいて、最も有望なゲート長 10 ナノメートル未満の MOSFET を特定することに評価の焦点を当てています。 また、MOSFET を超えた将来のトランジスタと潜在的なイノベーションの機会に関する当社のビジョンについても詳しく説明します。 私たちは、トランジスタ技術の革新が、将来の材料、デバイスの物理学とトポロジー、異種の垂直統合と横統合、およびコンピューティング技術を推進する上で中心的な役割を果たし続けると予想しています。

これはサブスクリプション コンテンツのプレビューです。教育機関経由でアクセスできます

Nature およびその他の 54 の Nature Portfolio ジャーナルにアクセス

Nature+ を入手、最もお得なオンライン アクセス サブスクリプション

$29.99 / 30 日

いつでもキャンセル

このジャーナルを購読する

51 冊の印刷物とオンライン アクセスを受け取る

年間 $199.00

1 号あたりわずか 3.90 ドル

この記事をレンタルまたは購入する

価格は記事の種類によって異なります

$1.95から

$39.95まで

価格にはチェックアウト時に計算される地方税が適用される場合があります

Fleming, J. 交流電流を連続電流に変換するための機器。 米国特許 803684A (1905 年)。

Bardeen, J. & Brattain, W. トランジスタ、半導体三極管。 物理学。 改訂 74、230–231 (1948)。 ソリッドステートトランジスタのデモンストレーション。

Lilienfeld, JE 電流を制御するための方法および装置。 米国特許 1,745,175 (1930)。 FETのオリジナルのアイデア。

アタラ、MM et al. 熱成長酸化物によるシリコン表面の安定化。 ベルシステム。 技術。 J. 38、749–783 (1959)。 MOSFET の台頭の原因となるイノベーションを可能にする鍵。

Kahng, D. 電界制御半導体デバイス。 米国特許 3,102,230 (1963 年)。

オース、C.ら。 第 3 世代 FinFET トランジスタ、自己整合クワッド パターニング、アクティブ ゲート上のコンタクト、およびコバルト ローカル相互接続を特徴とする 10 nm の高性能および低電力 CMOS テクノロジー。 IEEE 国際電子デバイス会議 673 ~ 676 (IEEE、2017)。

デナード、R. et al. 物理的寸法が非常に小さいイオン注入 MOSFET の設計。 IEEE J. Solid State Circuits 9、256–268 (1974)。

記事 ADS Google Scholar

ミストリー、K.ら。 2.0V、0.35μmの部分空乏型SOI-CMOSテクノロジー。 IEEE 国際電子デバイス会議 583 ~ 586 (IEEE、1997)。

Tenbroek, B. et al. SOI MOSFET の自己発熱効果と小信号コンダクタンス技術によるその測定。 IEEEトランス。 電子デバイス 43、2240–2248 (1996)。

記事 ADS Google Scholar

ガーニ、T.ら。 新しい 45nm ゲート長の歪みシリコン CMOS トランジスタを特徴とする 90nm の大量生産ロジック テクノロジ。 IEEE 国際電子デバイス会議 978 ~ 980 (IEEE、2003)。 歪みシリコン技術の商品化。

600 µA/µm at VDS = 1V and SS < 70mV/dec at LG = 40 nm. In IEEE International Electron Devices Meeting 3.4.1–3.4.4 (IEEE, 2020)./p>